손톱 크기 안에 트랜지스터 1,000억 개. 숫자만 들으면 SF 대사 같은데, IBM이 최근 이 수준의 프로토타입 칩을 실제로 공개했다. 덕분에 “무어의 법칙이 아직 살아있다”는 말이 다시 나오기 시작했는데, 솔직히 무어의 법칙이 정확히 뭔지, 왜 한계 얘기가 나왔는지, 지금 어떤 상황인지 한 번에 정리된 글이 없어서 직접 써봤다.
무어의 법칙, 딱 한 줄로
시작은 1965년이다. 인텔 공동창업자 고든 무어가 잡지 기고문에 한 줄 적었다. “반도체 칩에 들어가는 트랜지스터 수가 2년마다 두 배로 늘어난다.” 처음엔 그냥 업계 관찰 정도였는데, 이게 수십 년 동안 실제로 맞아떨어졌다. 반도체 산업 전체의 북극성이 된 거다.
트랜지스터는 전기 신호를 켜고 끄는 작은 스위치다. 이 스위치가 많을수록, 작을수록 칩은 더 많은 연산을 더 빠르게, 더 적은 전력으로 처리한다. 결국 무어의 법칙은 “컴퓨터 성능이 2년마다 두 배 좋아진다”는 말로 해석돼왔다.
트랜지스터가 많으면 뭐가 좋아지나
반도체 집적도가 올라가면 생기는 이점은 세 가지다.
- 처리 속도: 더 많은 연산을 병렬로 돌릴 수 있어서 같은 시간에 더 많은 작업을 처리한다
- 전력 효율: 트랜지스터가 작아질수록 전압이 낮아져 발열이 줄고 배터리 효율이 올라간다
- 가격: 같은 웨이퍼 면적에서 더 많은 칩을 뽑아낼 수 있으니 단가가 내려간다
스마트폰 배터리가 온종일 버티고, 노트북이 얇아지면서도 성능이 오른 게 다 이 덕분이다. 10년 전 고성능 서버가 하던 연산을, 지금은 손 안의 칩이 해낸다.
왜 집적도 높이기가 갈수록 어려워지나
문제는 트랜지스터 크기에 물리적 벽이 있다는 거다. 현재 최첨단 공정이 2나노미터(nm) 수준인데, 2nm는 수소 원자 20개를 나란히 늘어놓은 길이다. 이 정도까지 내려오면 고전 물리학이 흔들리기 시작한다.
- 양자 터널링 효과: 트랜지스터가 너무 작으면 전자가 절연층을 그냥 통과해버린다. 스위치 역할 자체를 못 하게 되는 거다
- 발열 집중: 면적 대비 전력 밀도가 높아지면 칩 한 점에 열이 폭발적으로 쌓인다
- 공정 비용 급등: EUV(극자외선) 리소그래피 장비 한 대 가격이 수천억 원대다. 더 미세한 공정은 더 비싼 장비를 요구한다
그래서 2010년대 중반부터 “무어의 법칙이 끝났다”는 말이 나오기 시작했다. 2년 주기가 3~4년으로 늘어났고, 성능 향상 폭도 예전만큼 극적이지 않다.
나노공정 전쟁: TSMC·삼성·인텔 지금 어디쯤
그래도 경쟁은 멈추지 않았다. 세계 파운드리(반도체 위탁생산) 최첨단 공정을 실제로 다투는 회사는 세 곳이다.
- TSMC: 3nm 양산 중, 2nm 진입 단계다. 애플 M 시리즈, 엔비디아 GPU, AMD 칩을 다 여기서 만든다. 시장 점유율 60% 이상을 유지하고 있다
- 삼성: GAA(게이트 올 어라운드) 트랜지스터 구조를 업계 최초로 도입하면서 3nm를 선언했는데, 수율(정상 칩 비율) 문제로 아직 고전 중이다. 이건 좀 뼈아픈 부분이다
- 인텔: 한때 공정 경쟁에서 밀렸다가 “인텔 18A” 공정으로 반격 중. 자체 칩 생산과 외부 파운드리 동시 운영이라는 이중 전략을 쓰고 있다
IBM은 파운드리 경쟁보다 아키텍처 연구에 집중하는 편이다. 새로운 트랜지스터 설계나 패키징 기술을 선보이면서 업계 방향을 제시하는 역할. 이번 1,000억 개 트랜지스터 칩도 “이게 가능하다”는 걸 보여준 프로토타입이지, 당장 양산되는 제품은 아니다.
한계를 넘으려는 기술들
평면으로 계속 작게 만드는 게 막히자, 업계는 방향을 바꿨다.
- 3D 적층: 칩을 위로 쌓는다. HBM(고대역폭 메모리)이 대표적인데, 메모리 여러 층을 수직으로 연결해 대역폭을 폭발적으로 늘렸다. 엔비디아 H100·H200의 AI 성능이 여기서 나온다
- 칩릿(Chiplet) 설계: 거대한 칩 하나 대신, 기능별로 작은 칩을 따로 만들어서 연결하는 방식. AMD가 이 방법으로 인텔을 추격하는 데 성공했다
- 소재 혁신: 실리콘을 대체할 소재로 질화갈륨(GaN), 탄화규소(SiC), 그래핀 등이 연구 중이다. 전력 반도체 분야에서 빠르게 상용화되고 있다
- 뉴로모픽 칩: 인간 뇌 구조를 모방한 설계. 기존 폰 노이만 구조를 탈피해 AI 연산에 특화된 칩을 만들려는 시도다
“2년마다 트랜지스터 2배”라는 공식은 더 이상 딱 맞지 않는다. 반도체 성능 자체는 여전히 빠르게 오르고 있다. 경로가 달라진 것뿐이다.
AI가 칩 설계 방식 자체를 바꾸고 있다
요즘 반도체 업계 이야기에서 빠지지 않는 흐름이 있다. AI가 칩 설계 방식을 통째로 뒤집고 있다는 거다. 구글은 강화학습 AI를 칩 설계 배치(placement)에 활용해서 인간 엔지니어보다 빠르고 효율적인 레이아웃을 뽑아냈고, 인텔도 AI 기반 EDA(전자설계자동화) 도구를 적극 도입 중이다.
AI가 칩을 더 잘 설계하고, 그 칩이 더 강력한 AI를 돌리는 구조. 이 사이클이 얼마나 빠르게 돌아가느냐가 앞으로 AI 산업의 속도를 결정한다. 엔비디아 CEO 젠슨 황이 “AI는 인프라이고, GPU는 그 인프라의 엔진”이라고 말하는 맥락이 정확히 여기 있다.
AI 추론에 특화된 NPU(신경망처리장치) 시장도 빠르게 커지는 중이다. 스마트폰 AP 안에 들어가는 작은 NPU부터 데이터센터용 대형 추론 칩까지, AI 워크로드만 처리하도록 최적화된 칩 수요가 급증하고 있다.
결국 소비자 입장에서 뭐가 달라지나
반도체 기술이 어떤 방향으로 가든, 체감 변화는 이렇게 나타난다.
- PC·노트북: 성능 향상 속도는 예전보다 완만해졌다. 전력 효율 개선은 계속되고 있어서 배터리 수명과 발열은 꾸준히 좋아진다
- 스마트폰: AP 안 NPU 성능이 매년 눈에 띄게 오르고 있다. 실시간 번역, 사진 편집, AI 어시스턴트 같은 온디바이스 AI 기능이 갈수록 쓸 만해지는 이유다
- AI 서비스 비용: 데이터센터 칩 효율이 오를수록 ChatGPT 같은 서비스 운영 비용이 내려간다. 장기적으로 이용 가격에 반영될 거다
- 전력 소비: AI 연산 수요가 폭발적으로 늘면서 데이터센터 전력 소비가 사회 문제가 되고 있다. 칩 효율 개선은 단순한 성능 경쟁이 아니라 에너지 문제와도 직결된다
무어의 법칙은 “2년마다 2배”라는 숫자 이상의 의미를 가진다. 반도체 산업 전체가 이 예측을 맞추기 위해 조직되고, 투자되고, 경쟁해왔다. 그 법칙이 흔들리면서 업계가 어떤 대안을 찾고 있는지 아는 것 자체가, 앞으로 어떤 기기를 살지, 어떤 기술이 성장할지 판단하는 나침반이 된다.
